⑴TTL与非门输出端并联后出现的问题
在实际应用与非门时，某些场合希望能将多个门的输出端连在同一根导线上。在数字系统中，称公共导线为总线（BUS）,为传输各门信息的公共通道。但是对于推拉输出的TTL与非门，当各个门的输出不是相同的逻辑状态时不能这样使用。有两个推拉输出的TTL与非门，若在一个门输出为高电平（即该门关门），另一个门输出为低电平（即该门开门）时，
图1 两个TTL与非门输出端直接相连的错误接法
将两个门的输出端并联成图1所示电路。由于在具有推拉式输出级的电路中，无论输出是高电平还是低电平，输出电阻都很小，输出端并接后将有很大的电流i同时流过两个门的输出级，该电流远远超过了与非门的正常工作电流，足以使V3、V4 过载而损坏，更为严重的是并联后的输出电压既非逻辑1亦非逻辑0，这种不确定状态是不允许出现的。因此，推拉输出的TTL与非门输出端是不允许并联使用的。
⑵集电极开路的与非门结构和符号
避开低阻通路，把输出级改为集电极开路的结构就可以解决推拉输出的TTL与非门的输出不允许接至同一总线上的问题。如图2（a）所示，这种门称为集电极开路的与非门（OC门）。它与推拉输出的与非门的区别是用外接电阻RC代替R4、V3、VD3，电源VC与VCC可以不是同一个。这种门电路在工作时需要外接负载电阻和电源。只要电阻的阻值和电源电压的数值选择得当，就能够做到既保证输出的高、低电平符合要求，输出端三极管的负载电流又不过大。
图2 TTL开路门 （a）电路结构；（b）符号 。
当几个OC门的输出端相连时，一般可共用一个电阻RC和电源VC，如图3(a)、（b）分别给出它们的符号和电路结构。
图3 OC门的线与连接 图4 OC门上拉电阻的计算
图3中Y1输出高电平，Y2输出低电平时，负载电流同样会通过RC流向Y2的输出管V4。但可以把外接电阻RC选得足够大，使得电流很小，确保Y1的输出管能可靠饱和，输出Y为低电平。当然RC也不能过大，否则会降低OC门的输出高电平。图4中，当相连的OC门中至少有一个输出为低电平时，总输出为低电平；当两个OC门的输出都为高电平时，则总输出为高电平。可见它能实现输出端相“与”的功能。输出
这种靠线的连接形成与功能的方式称为“线与”。同理，也可以制成集电极开路或门，集电极开路非门等等。只要是集电极开路，都允许接成线与形式，但使用时一定要注意外接电阻。
图5（b）是OC门的逻辑符号，是在普通门符号输出端的框内加上“◇”.◇表示开路输出，下划线表示输出晶体管导通时呈现低电平的逻辑0；截止时则为高阻状态，欲使其呈现高电平的逻辑1则要接上拉电阻，外接电阻RC即为上拉电阻。另外，如果在◇上加的是上划线则表示输出晶体管导通时呈现高电平的逻辑1；截止时则为高阻状态，欲使其呈现低电平的逻辑0则要接下拉电阻，发射极开路输出即为此种情况。如果◇中间有一横线，并且有下划线（或上划线），则表示输出端内部具有上拉电阻（或下拉电阻），称为无源上拉（或无源下拉）。
⑶外接电阻RC阻值的选取方法
OC门外接电阻RC的大小取决于并联在一起的输出端数，所接电阻数以及逻辑状态。在图2–27电路中，假定将n个OC门输出端并联使用。负载是m个TTL与非门，每个门各有n个输入端。当所有OC门截止时，输出为高电平。为保证高电平不低于规定的VOH值，显然RC不能选得过大。据此便可列出计算RC最大值为
式中，VC是外接电源电压；IOH是每个OC门输出三极管截止时的漏电流；IIH是负载每个输入端的高电平输入电流。
同理，当OC门导通时，输出为低电平。这时外接电阻RC中的电流和每个负载门输入端的低电平电流IIL将流入导通的OC门。考虑最不利的情况，即仅有一个OC门导通时，全部电流都流入这个导通的OC门。因此，外接电阻RC的值又不能选得太小，以确保流入唯一的一个导通OC门得电流不超过最大允许电流IOL（max），输出低电平不高于规定的VOL值。于是，外接电阻RC的最小值为
综上分析，最后选定的外接电阻RC值应介于RC(max)和RC(min)之间。即
集电极开路门的外接电源VC的值可以在不超过V4的击穿电压范围内自由选择。因此，这种结构适合于制作驱动高电压、大电流的门电路。这种门电路称为驱动器。
OC门除了具有线与的功能外，还常用于一些专门场合，如数据传输总线、电平转换及对电感性元件的驱动等。下图给出用其实现电平转换的例子。
图5 用OC门实现电平转换
