专用数字集成电路综合设计

模拟或分析的方法是分析验证某一数字系统是否实现了预期的功能，其前提是已有了一个现成的设计方案。而综合是分析的逆过程，其前提是给定了电路应实现的功能和实现此电路的约束条件（速度、面积、功耗、电路类型等)，目标是得到一个满足上述要求的设计方案。

一个电路有各种层次上的描述，一个电路的设计过程实际上就是电路描述从高层次(行为)向低层次(物理实现)转化的过程。这种转化称之为综合。集成电路综合技术主要包括3种类型：高层次综合(High-Level Synthesis)、逻辑综合(Logic Synthesis)和版图综合(Layout Synthesis)。高层次综合负责将系统算法层的行为描述转化为寄存器传输层的结构描述；逻辑综合负责将系统寄存器传输层的结构描述转化为逻辑层的结构描述，以及将逻辑层的结构描述转化为电路层的结构描述；版图综合负责将系统电路层的结构描述转化为版图层的物理描述。

对实现综合功能的EDA工具来说，它要求设计者提供对电路预期功能的行为描述，一般是具有行为描述能力的硬件描述语言．以及对电路的约束条件，包括速度、面积、电路类型(面向ASIC或PPGA)等。综合的结果是一个设计方案，该方案必须满足预期功能和约束条件的要求，这样的方案可能有多个，综合工具可按一定的算法产生一个最优或较优的结果。

高层次综合和VHDL有着密切的联系。高层次综合是面向系统的综合方法，VHDL是描述电路的一种硬件描述语言。首先，高层次综合的对象从抽象意义上说，是一个系统的行为，但具体地说，这个系统行为往往是采用VHDL等硬件描述语言进行表达的：其次，对高层次综合得到的结果，仍然需要用硬件描述语言(如VHDL)来进行描述。所以说，高层次综合接受的是硬件描述语言，得到也是硬件描述语言。高层次综合在技术上是基于硬件描述语言的，只不过前后两个硬件描述语言是在不同的层次上对系统进行的描述。